原创单总线传输协议b2s （附全部verilog源码）
一、b2s协议背景介绍本单总线传输协议为精橙FPGA团队原创，含传送端（transmitter）和吸收端（receiver）两部分，基于verilog语言，仅使用单个I/O口举行多位数据的传输，传输方向为单向，用于I/O不敷用的情况，已上板验证通过，大家可直接使用。二、b2s协议Verilog源码
ps. 带★号处可根据必要举行修改.
发送端源码：
https://images.cnblogs.com/OutliningIndicators/ContractedBlock.gifhttps://images.cnblogs.com/OutliningIndicators/ExpandedBlockStart.gif/******************************************************************************************File Name: b2s_transmitter.vFunction: b2s发送端,默认发送32bit数据********************************************************************************************/ module b2s_transmitter( clk, //时钟基准,不限频率大小,但必须与吸收端同等 din, //待发送数据 b2s_dout //b2s数据输出端口);parameter WIDTH=32; //★设定b2s发送数据位数input clk;input din;output b2s_dout;//==============================================================//b2s数据发送时序//==============================================================reg b2s_dout_r;reg state;reg cnt;reg count; //★与发送数据位数保持同等(如发送32bit数据时,count宽度为5;发送8bit时,count宽度为4)always @ (posedge clk)begin case(state)//初始化 0: begin count
页:
[1]