没腿的鸟 发表于 2023-2-23 22:54:59

【牛客】3 时序逻辑

VL21 根据状态转移表实现时序电路

写一个简单的Moore状态机就可以了，太短就懒得写三段式了。
`timescale 1ns/1nsmodule seq_circuit(      input                A   ,      input                clk ,      input                rst_n,       output   wire      Y   );reg state;always@(posedge clk or negedge rst_n)begin    if(~rst_n)      state
页: [1]
查看完整版本: 【牛客】3 时序逻辑