IT评测·应用市场-qidao123.com

标题: 数字逻辑实验 9 FPGA数字钟(Verilog) [打印本页]

---

作者: 海哥    时间: 2022-11-30 17:43
标题: 数字逻辑实验 9 FPGA数字钟(Verilog)
目录

• 实验 9 FPGA数字钟
  
  
  
  • 
    
    
    
    • 
      
      
      
      • 实验分析：
        
      • 实现思路：
        
      • 硬件支持：
        
      
      
    • 硬件描述语言代码编写：
      
      
      
      • 1 顶层模块
        
      • 2 时钟分频，(正/倒)计时器模块
        
      • 3 输入处理模块in_out.v
        
      • 5 24小时时钟，计时，秒表模块
        
      • 6 闹钟
        
      • 7 时间设置
        
      
      
    
    
  
  

实验 9 FPGA数字钟

<blockquote>

免责声明：如果侵犯了您的权益，请联系站长，我们会及时删除侵权内容，谢谢合作！

---

欢迎光临 IT评测·应用市场-qidao123.com (https://dis.qidao123.com/)

Powered by Discuz! X3.4