框架和 “条记十八”内里一致,区别在于时钟IP配置为可动态调节,PS端通过 GP 接口可对其输出时钟进行配置,别的还将 RGB888_to_444 模块进行优化并封装为带 vid_io_rtl 范例接口输入的 IP核,使BD设计视图更加简洁清晰。
基本原理、相关 IP 介绍、系统框架搭建参考:ZYNQ条记(十八):VDMA VGA彩条显示
(2)VTC 配置
在之前配置的基础上添加 AXI-Lite 接口,如许 PS 端可以通过 GP 接口对其进行配置
(3)Clock 时钟配置
差别分辨率像素时钟差别,以是必要对应输出差别频率的时钟,Clock IP 启用动态配置功能,可以看到 IP 增长了一组 AXI-Lite 接口。如许 PS 端可以通过 GP 接口对其输出时钟频率进行重新配置。
(4)RGB888_to_444
之前的 RGB888_to_444 是作为模块添加到 bd设计中,将Video Out 输出的 RGB888 数据进行截位与拼接,输出 RGB444 格式数据。为了让 bd 设计更加简洁规范,把它封装为有关带 vid_io_rtl 范例接口输入的 IP 核,以毗连 Video Out IP 的视频信号接口。