[A-26]ARMv8/v9-GIC的中断类型

ver0.1
媒介

前一篇文章中，我们从总线的视角下熟悉了GIC，并且对GIC的系统架构做了浅入浅出的分析。现在大家脑海中在SOC的视角下应该对GIC已经有了根本的熟悉，这个是很关键的，不要搞了半天的中断，连发起中断的核心节点都不熟悉，那可不行。中断在一个系统中的地位，无论从硬件还是软件都值得我们花一点时间搞清他的模样。那么我们已经清楚了，GIC这个中断控制器因为SOC的规模等等因素会有差别的布局，但是无论怎么布局组件化的布局不会变，工作的模子和根本原理也不会变。本文我们将继续先容GIC相关的基础概念，对这个控制器支持的中断类型做一下先容，并围绕这些中断类型串联起GIC一些紧张组件的功能先容，为我们进一步明白中断子系统工作原理打下基础。本文涉及到很多基础知识做支撑，还是希望大家多读一读笔者的前序文章，先找找感觉：
(1) [V-02] 虚拟化基础-CPU架构(基于AArch64)
(2) [A-25]ARMv8/v9-GIC的系统架构(中断的硬件基础)
正文

1.1 中断类型

我们在讲解VMSA的时间，也有一篇专门的文章来讨论ARM内存模子的类型。这是一个本源的课题，因为差别的类型决定了内存模子支持属性不一样，进而导致内存模子在工作的时间举动也不一样，例如就不能对装备类型的内存地区做缓存处理、做可执行的标记、以及重排优化的访问等等，违反这些原则要么受到系统的处罚，要么就要花费很多的软件维护本钱来包管操作的一致性和正确性。那么我们在讨论中断的时间也是一样的方法论，先搞清楚中断的类型这个本源的题目，这样在举行后续讨论的时间，心里就有了大致的路线图。
先简单回首一下GIC的系统架构，如图1-1所示。

   图1-1 GIC-720AE 布局实例  在看一下手册中对720AE的先容：
   The GIC-720AE provides the following interrupt features:
• Support for the following interrupt types:
◦ Up to 56000 physical Locality-specific Peripheral Interrupts (LPIs). A peripheral generates these interrupts by writing to a memory-mapped register in the GIC-720AE.
◦ Direct injection of up to 56000 virtual LPIs for each virtual processing element (vPE), when the GIC is configured to support GICv4.1.
◦ Up to 1984 Shared Peripheral Interrupts (SPIs) in groups of 32.
◦ Up to 48 Private Peripheral Interrupts (PPIs) that are

免责声明：如果侵犯了您的权益，请联系站长，我们会及时删除侵权内容，谢谢合作！更多信息从访问主页：qidao123.com:ToB企服之家，中国第一个企服评测及商务社交产业平台。