verilog实现格雷码和二进制码的相互转换

目录

• 格雷码的先容
  
• 二进制码转化为格雷码
  
• 格雷码转化为二进制码
  
• verilog实现代码
  

格雷码的先容

在一组数的编码中，若任意两个相邻的代码只有一位二进制数不同，则称这种编码为格雷码（Gray Code），另外由于最大数与最小数之间也仅一位数不同，即“首尾相连”，因此又称循环码或反射码。
在数字系统中，常要求代码按一定顺序变化。比方，按自然数递增计数，若采用8421码，则数0111变到1000时四位均要变化，而在现实电路中，4位的变化不大概绝对同时发生，则计数中大概出现短暂的其它代码（1100、1111等）。在特定情况下大概导致电路状态错误或输入错误。使用格雷码可以避免这种错误。
二进制码转化为格雷码

二进制码转换成二进制格雷码，其法则是保留二进制码的最高位作为格雷码的最高位，而次高位格雷码为二进制码的高位与次高位相异或，而格雷码别的各位与次高位的求法相类似。
假设有n位二进制数：
n位二进制数Bn-1Bn-2Bn-3...B1B0其转化位相应n位格雷码的转化法则为：
n位格雷码Gn-1Gn-2Gn-3...G1G0转化规则Bn-1Bn-1^Bn-2Bn-2^Bn-3...B2^B1B1^B0在verilog中，假设有 logic [n-1:0] bin; logic [n-1:0] grey;
则有:
binBn-1Bn-2Bn-3...B1B0bin>>10Bn-1Bn-2Bn-3...B1greyBn-1^0Bn-1^Bn-2Bn-2^Bn-3...B2^B1B1^B0greyBn-1Bn-1^Bn-2Bn-2^Bn-3...B2^B1B1^B0因为Bn-1^0=Bn-1,所以在verilog中，我们可以用下面的几行代码，得到二进制编码到格雷码的转化：

1. logic [n-1:0] bin;
2. logic [n-1:0] grey
3. assign grey = bin ^ （bin>>1);

复制代码

格雷码转化为二进制码

从前面二进制码转化为格雷码法则，我们知道
Gn-i=Bn-i+1^Bn-i
则有
Bn-i+1^Gn-i = Bn-i+1 ^ Bn-i+1 ^ Bn-i
Bn-i+1 ^ Gn-i = 0 ^ Bn-i-1= Bn-i
所以格雷码转化为二进制码的规则为：
n位二进制Bn-1Bn-2Bn-3...B1B0转化规则Gn-1Gn-2^Bn-1Gn-3^Bn-2...G1^B2B0^B1在verilog中我们可以用一个generate块内循环实现转换

1. //从次高位到0，二进制的高位和次高位格雷码相异或
2. genvar i;
3. generate
4.         for(i = 0; i <= DATA_WIDTH-2; i = i + 1)
5.                 begin:
6.                         assign bin[i] = bin[i + 1] ^ grey[i];
7.                 end
8. endgenerate

复制代码

在vscode中执行以下命令，编译code，打开波形文件：

1. `timescale 1ns/1ps       
3. module grey_tb;
5.         logic clk=0;
7.         always #5 clk = ~clk;
9.         initial begin
11.             $display("start a clock pulse");
12.             $dumpfile("grey.vcd");
13.             $dumpvars(0, grey_tb);
14.                    #300 $finish;
15.         end
17.         logic [7:0] bin;
18.         logic [7:0] grey;
19.         logic [7:0] bin2;
21.         logic [7:0] bin_1=0;
22.         logic [7:0] grey_1;
23.         logic [7:0] bin2_1;
25.         initial begin
27. // 重复执行10次随机数生成过程
28.                 repeat(10) begin
29.                         @(posedge clk) begin
31.                         bin <= $random();
33.                         end
34.                 end
35. // 重复执行32次的循环，用于对bin_1进行自增操作
36.                 repeat(32) begin
37.                         @(posedge clk) begin
39.                         bin_1 <= bin_1+1;
41.                         end
42.                 end
44.         end
46.         bin2grey #(.DATA_WIDTH(8)) bin2grey_inst(.bin(bin),.grey(grey));
47.         grey2bin #(.DATA_WIDTH(8)) grey2bin_inst(.grey(grey),.bin(bin2));
49.         bin2grey #(.DATA_WIDTH(8)) bin2grey_inst1(.bin(bin_1),.grey(grey_1));
50.         grey2bin #(.DATA_WIDTH(8)) grey2bin_inst1(.grey(grey_1),.bin(bin2_1));
52. endmodule
55. //二进制转格雷码
56. module        bin2grey
57. #(
58.         parameter DATA_WIDTH=8
59. )
60. (
61.         input wire [DATA_WIDTH-1:0] bin,
63.         output logic [DATA_WIDTH-1:0] grey
65. );                                                              
67.         assign grey = bin ^(bin>>1);
69. endmodule
71. //格雷码转二进制码
72. module grey2bin
73. #(
74.         parameter DATA_WIDTH=8
75. )
76. (
77.         input wire [DATA_WIDTH-1:0] grey,
79.         output logic [DATA_WIDTH-1:0] bin
81. );                                                              
83.         assign bin[DATA_WIDTH-1] = grey[DATA_WIDTH-1];
85. genvar i;
86. generate
87.         for(i=DATA_WIDTH-2;i>=0;i=i-1) begin
88.                 assign bin[i] = bin[i+1] ^ grey[i];
89.         end
90. endgenerate
93. endmodule

复制代码

可以看到二进制码先转化为格雷码，再转回二进制码，得到期望的值。而且相邻数的格雷码确实是只差1位数。

免责声明：如果侵犯了您的权益，请联系站长，我们会及时删除侵权内容，谢谢合作！更多信息从访问主页：qidao123.com:ToB企服之家，中国第一个企服评测及商务社交产业平台。