马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？立即注册
x
verilog实现32位有符号流水乘法器
1.4bit乘法流程
1.无符号X无符号二进制乘法器
以下为4bit乘法器流程（2X6）- 0 0 0 0 0 0 1 0 (2)
- X 0 0 0 0 0 1 1 0 (6)
- ---------------------
- 0 0 0 0 0 0 0 0 (0)
- 0 0 0 0 0 1 0 0 (4)
- 0 0 0 0 1 0 0 0 (8)
- 0 0 0 0 0 0 0 0 (0)
- 0 0 0 0 0 0 0 0 (0)
- 0 0 0 0 0 0 0 0 (0)
- 0 0 0 0 0 0 0 0 (0)
- 0 0 0 0 0 0 0 0 (0)
- ---------------------
- 0 0 0 0 1 1 0 0 (12)
以下为4bit乘法器流程（-2 X -6）- 1 1 1 1 1 1 1 0 (-2)
- X 1 1 1 1 1 0 1 0 (-6)
- ---------------------
- 0 0 0 0 0 0 0 0
- 1 1 1 1 1 1 0 0
- 0 0 0 0 0 0 0 0
- 1 1 1 1 0 0 0 0
- 1 1 1 0 0 0 0 0
- 1 1 0 0 0 0 0 0
- 1 0 0 0 0 0 0 0
- 0 0 0 0 0 0 0 0
- ---------------------
- 0 0 0 0 1 1 0 0 (12)
- 1 1 1 1 1 1 1 0 (-2)
- X 0 0 0 0 0 1 1 0 (6)
- ---------------------
- 0 0 0 0 0 0 0 0
- 1 1 1 1 1 1 0 0
- 1 1 1 1 1 0 0 0
- 0 0 0 0 0 0 0 0
- 0 0 0 0 0 0 0 0
- 0 0 0 0 0 0 0 0
- 0 0 0 0 0 0 0 0
- 0 0 0 0 0 0 0 0
- ---------------------
- 1 1 1 1 0 1 0 0 (-12)
- 0 0 0 0 0 0 1 0 (2)
- X 1 1 1 1 1 0 1 0 (-6)
- ---------------------
- 0 0 0 0 0 0 0 0
- 0 0 0 0 0 1 0 0
- 0 0 0 0 0 0 0 0
- 0 0 0 1 0 0 0 0
- 0 0 1 0 0 0 0 0
- 0 1 0 0 0 0 0 0
- 1 0 0 0 0 0 0 0
- 0 0 0 0 0 0 0 0
- ---------------------
- 1 1 1 1 0 1 0 0 (-12)
由上面4种环境可以总结出一个规律，符号不影响计算流程，只影响截位位置。
例如无符号X有符号二进制乘法器为例：bin(00000010) = dec(2),但是对于bin(11111010)将其看成有符号数来说为dec(-6),看成无符号来说为dec(250),即dec(2)*dec(250)的效果只取低8位的话，看成有符号数即为bin(11110100) = dec(-12)。那么以为着计算有符号数乘法的时间，只需要将其看成无符号数进行计算，最后控制截位位置就可以计算有符号计算器。
那么以下将对16bit乘法进行简化，以-1000 X -1200
1.位宽扩展
- dec(-1000) = bin(11111111111111111111110000011000) = dec(4294966296)
- dec(-1200) = bin(11111111111111111111101101010000) = dec(4294966096)
- dec(4294966096) = 1*2^31 + 1*2^30 + 1*2^29 + 1*2^28 +
- 1*2^27 + 1*2^26 + 1*2^25 + 1*2^24 + 1*2^23 + 1*2^22 +
- 1*2^21 + 1*2^20 + 1*2^19 + 1*2^18 + 1*2^17 + 1*2^16 +
- 1*2^15 + 1*2^14 + 1*2^13 + 1*2^12 + 1*2^11 + 0*2^10 +
- 1*2^9 + 1*2^8 + 0*2^7 + 1*2^6 + 0*2^5 + 1*2^4 + 0*2^3 +
- 0*2^2 + 0*2^1 + 0*2^0
- 则：
- dec(4294966296) * dec(4294966096) = dec(4294966296)*2^31 + dec(4294966296)*2^30 +
- dec(4294966296)*2^29 + dec(4294966296)*2^28 + dec(4294966296)*2^27 +
- dec(4294966296)*2^26 + dec(4294966296)*2^25 + dec(4294966296)*2^24 +
- dec(4294966296)*2^23 + dec(4294966296)*2^22 + dec(4294966296)*2^21 +
- dec(4294966296)*2^20 + dec(4294966296)*2^19 + dec(4294966296)*2^18 +
- dec(4294966296)*2^17 + dec(4294966296)*2^16 + dec(4294966296)*2^15 +
- dec(4294966296)*2^14 + dec(4294966296)*2^13 + dec(4294966296)*2^12 +
- dec(4294966296)*2^11 + 0*2^10 + dec(4294966296)*2^9 + dec(4294966296)*2^8 +
- 0*2^7 + dec(4294966296)*2^6 + 0*2^5 + dec(4294966296)*2^4 + 0*2^3 +
- 0*2^2 + 0*2^1 + 0*2^0
3.流水线加法
假设num = a + b + c + d + e + f + g + h,将其转化为流水线加法
aabbccddeeffgghhdig0dig0dig1dig1dig2dig2dig3dig3dig4dig4dig5dig5dig6dig6numnumText is not SVG - cannot display4.按需截位
- dec(4294966296) * dec(4294966096) = hex(FFFFF76800124F80)
- 其中16bit乘16bit的乘法器，最大位宽为32bit，取后32bit，即
- hex(00124F80) = dec(1200000)
3.verilog实现
16位有符号乘法器代码 [code]`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 2025/03/28 22:54:41// Design Name: // Module Name: multiplier_16// Project Name: // Target Devices: // Tool Versions: // Description: // // Dependencies: 16位有符号乘法器// // Revision:// Revision 0.01 - File Created// Additional Comments:// //////////////////////////////////////////////////////////////////////////////////module multiplier_16#( parameter A_WIDTH = 16 ,//数据A的位宽 parameter A_SIGNED = 1 ,//数据A是否有符号 parameter B_WIDTH = 16 ,//数据B的位宽 parameter B_SIGNED = 1 //数据B是否有符号)( input clk , input rst , input [A_WIDTH-1:0] A, input [B_WIDTH-1:0] B, output [A_WIDTH + B_WIDTH - 1:0] P ); wire [32-1:0] C; wire [32-1:0] D; assign C = A_SIGNED?{{32-A_WIDTH{A[A_WIDTH-1]}},A}:{{32-A_WIDTH{1'b0}},A}; assign D = B_SIGNED?{{32-B_WIDTH{B[B_WIDTH-1]}},B}:{{32-B_WIDTH{1'b0}},B};//************************************************* genvar i0; reg [31:0] sum0 [15:0]; generate for (i0 = 0;i0 |
