【硬件测试】基于FPGA的BPSK+costas环体系开发与硬件片内测试,包罗高斯信道,误码统计,可设置SNR

1.算法硬件测试效果

vio设置SNR=30

vio设置SNR=8

硬件测试操纵步调可参考步伐配套的操纵视频。
2.算法涉及理论知识概要

Costas环是一种用于载波同步的常见方法，特殊是在调制解调中，它被广泛用于解调相位调制信号，如二进制调相（BPSK）或四进制调相（QPSK）信号。它的目的是估计和追踪吸取信号的相位偏移，以便准确解调数据。
其根本结构如下图所示：

如上图所示Costas环包罗两个重要部分：一个偏移90度的当地振荡器（Local Oscillator，LO）和一个相移解调器。这两个部分协同工作来估计信号的相位偏移。
Costas环包罗以下重要组件：
当地振荡器（Local Oscillator，LO）： LO产生一个当地参考信号，其频率与吸取信号的载波频率雷同。这个当地参考信号通常包罗正弦和余弦两路信号，相位相差90度。这两路信号将与吸取信号相位举行比力。
相位解调器（Phase Detector）： 相位解调器用于丈量吸取信号和当地振荡器之间的相位差。它的输出是一个带有相位信息的信号。
环路滤波器（Loop Filter）： 环路滤波器对相位差信息举行滤波和处理处罚，以天生一个控制电压。这个电压将用于调解当地振荡器的频率和相位，以最小化相位差。
当地振荡器控制单元： 这个单元吸取来自环路滤波器的控制电压，并相应地调解当地振荡器的频率和相位。
输出： Costas环的输出是当地振荡器的相位信息，该信息已经被调解，以与吸取信号的相位保持同步。这个输出可以用于解调吸取信号。


3.Verilog核心步伐

[code]`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 2025/05/12 01:22:19// Design Name: // Module Name: tops_hdw// Project Name: // Target Devices: // Tool Versions: // Description: // // Dependencies: // // Revision:// Revision 0.01 - File Created// Additional Comments:// //////////////////////////////////////////////////////////////////////////////////  module tops_hdw( input i_clk,input i_rst,output reg [3:0] led);     reg[19:0]CNT;always @(posedge i_clk or negedge i_rst)begin     if(~i_rst)      begin      CNT