用verilog/systemverilog 设计fifo (1)

目录

• fifo的基本原理
  
• 基于计数器的同步fifo实现(1)
  
• 基于计数器的同步fifo实现(2)
  
• 基于高位补偿法的fifo实现
  

fifo的基本原理

FIFO(first in first out)，即先辈先出存储器，功能与数据结构中的队列相似。
在IC设计中，FIFO常用来缓冲突发数据，流式数据与块数据的转换等等。

比如上图中，在两个block之间，通过输入命令fifo来缓存block1的输入哀求命令。
基于计数器的同步fifo实现(1)

在这种fifo实现方法中，我们用读写计数(或者说读写指针)来实现fifo的读写。
<ul>初始读计数rd_cnt=0,写计数wr_cnt=0,fifo中数据计数为: data_cnt=wr_cnt-rd_cnt=0。
写入四个数据，每写入一个数据时，ram[wr_cnt]