物理验证Calibre LVS | SMIC Process过LVS时VNW和VPW要如何做处置惩罚？ ...

SMIC家工艺的数字后端实现PR chipfinish写出来的带PG netlist如下图所示。我们可以看到标准单元没有VNW和VPW pin的逻辑毗连关系。

前几天小编在社区星球上分享了T12nm ananke_core CPU低功耗筹划项目的Calibre LVS案例，就是关于标准单元VPP和VBB的毗连题目。

现在主流的工艺都是tapless的标准单元库，在PR flow中都需要按照foundary规定的间距来摆放tap cell。

物理验证Calibre LVS Debug案例之通过deleteEmptyModule解决LVS题目
有两种方式来加上VNW和VPW的逻辑毗连关系。
1）通过derive pg把全部的VNW和VPW pin与VDD和VSS接起来
ICC2中使用connect_pg ,Innovus中使用globalNetConnection（条件是library库中关于这两个pin已经是pg pin属性，否则无法这步操作）。
数字IC后端实现之物理验证Calibre LVS常见错误案例解析
2）通过脚本来更改PR写出来的design netlist。
sed -i ‘/X.*_A9TR50 /s/$/VNW=VDD VPW=VSS/’ design_for_lvs.v
建立好VNW和VPW的逻辑毗连后，我们按照正常的flow，把门级netlist转成spice格式的网表，格式可以是spi或者cdl。
v2lvs -v design_for_lvs.v -o design_for_lvs.spi

免责声明：如果侵犯了您的权益，请联系站长，我们会及时删除侵权内容，谢谢合作！更多信息从访问主页：qidao123.com:ToB企服之家，中国第一个企服评测及商务社交产业平台。