国产FPGA+DSP 双FMC 6U VPX处置惩罚板

高性能国产化信号处置惩罚平台采用6U VPX架构，双FMC接口+国产V7 FPGA+ 国产多核 DSP 的硬件架构，可以完成一体化电子体系、有源相控阵雷达、电子侦察、MIMO 通信、声呐等范畴的高速及时信号处置惩罚。
信号处置惩罚平台的组成框图如图 1 所示， DSP处置惩罚器采用1片国防科大FT-6678处置惩罚器。FT-6678是如今业内处置惩罚能力最强大的专用处置惩罚器。单片最大处置惩罚能力为160 GFLOP，片内最大存储容量为64Mb，且外部接口丰富，有包罗RapidI/O、PCIe、I2C、SPI、UART等快慢速接口。单片最大可以或许外挂8GB DDR3存储器，最高访问速率1.33GHz，访问位宽最大64位。
板上FPGA选用国微公司SMQ7VX690T-FFG1761。该FPGA外挂2组四片DDR3 SDRAM（型号MT41K256M16HA-125IT），存储容量2GB；该芯片有丰富的I/O接口和资源，包罗36对GTH等高速传输接口。
板子上面有1个以太网接口，6678具有1路SGMII接口，连接到以太网PHY芯片输出Base1000T以太网口，DSP1通过RJ45连接到前面板。

图1 

每个DSP外挂4片DDR3 SDRAM ，型号为MT41K256M16HA-125IT，4片组成64bit位宽，传输速率1066MT/S。 DSP程序加载模式利用SPI模式，flash芯片选用MT25QU256ABA8ESF-0SIT。每片DSP外挂1片 SPI NOR FLASH，芯片选用MT25QU256ABA8ESF-0SIT，片选信号连接到DSP的SPICS1,用于存储数据。FPGA程序加载模式利用MASTER SPI模式，flash芯片选用MT25QU256ABA8ESF-0SIT。
DDR3 SDRAM型号MT41K256M16HA-125IT，4片组成64bit位宽，传输速率1600MT/S，4片DDR3 SDRAM连接到FPGA,外部时钟芯片为FPGA提供200MHz时钟，用于内部DDR3 SDRAM ip利用。
输入电源：＋12V。 

免责声明：如果侵犯了您的权益，请联系站长，我们会及时删除侵权内容，谢谢合作！更多信息从访问主页：qidao123.com:ToB企服之家，中国第一个企服评测及商务社交产业平台。