ARM Cortex-M3 技能解析：核寄存器R1-R15先容及利用
作为嵌入式开辟范畴的经典处理器内核，ARM Cortex-M3（CM3）凭借其高效能、低功耗和丰富特性，在工业控制、物联网、消耗电子等范畴广泛应用。而内核寄存器是我们调试代码，理解步伐运行逻辑必不可少的好帮忙，理解汇编是通往嵌入式高手的必经之路。下面本文从技能角度解析其焦点架构与核寄存器做相干解说。
一、内核先容
ARM Cortex-M3是一款面向嵌入式系统的32位RISC处理器内核，接纳改进型哈佛架构，通过独立指令总线（I-Code）和数据总线（D-Code）实现并行访问，同时维护同一编址的4GB线性存储空间。内核配备三级流水线（取指、译码、执行）与静态分支预测机制，结合Thumb-2指令集混淆16/32位编码，在保持高代码密度（相比纯32位指令节省约30%存储空间）的同时实现单周期32位乘法等运算能力。其嵌套向量中断控制器（NVIC）支持240个中断源，硬件自动完成优先级排序与现场掩护，中断响应耽误固定为12个时钟周期，中断嵌套深度无软件限定。
存储器掩护单位（MPU）可分别8个独立区域，实现特权模式与用户模式的访问权限隔离，支持大小端数据格式动态切换。调试系统集成串行线/JTAG（SWJ-DP）接口，支持4个硬件断点与2个数据观察点，配合可选ETM指令追踪模块实实际时执行流记录。电源管理模块提供睡眠、深度睡眠和待机三种低功耗模式，休眠电流最低1μA，运行功耗典型值低于200μA/MHz（基于90nm工艺）。该内核通过AHB-Lite总线矩阵连接外设，支持单周期GPIO操纵与位带别名访问，硬件除法器可在2-12周期内完成32位整数运算。作为首款支持非对齐内存访问的Cortex-M系列处理器，其架构平衡了实时性、能效比与开辟便利性，实用于工控、IoT等实时嵌入式场景。
二、核寄存器
Cortex‐M3 处理器拥有 R0‐R15 的寄存器组。此中 R13 作为堆栈指针 SP。SP 有两个，但在同一时刻只能有一个可以看到，这也就是所谓的“banked”寄存器。如下图所示的R13寄存器，分为主堆栈指针（MSP）、进程堆栈寄指针（PSP）。
R0-R12：通用寄存器
R0‐R12 都是 32 位通用寄存器，用于数据操纵。但是注意：绝大多数 16 位 Thumb 指令只能访问 R0‐R7，而 32 位 Thumb‐2 指令可以访问所有寄存器。起首在步伐的调用过程中，R0-R3寄存器都存储着调用函数的传参值，下一个函数用到了几个参数，就提前将参数存储在r0-r3内里，如果超出4个参数，就将多余的参数Push进堆栈中，在进入到调用的函数内里后，在Pop出栈给其他r4-r12寄存器。
下面我们举个例子，函数我是用函数指针的形式写的，你就把他当成调用一个函数，此中ptDevice，x，y，1都是传参。我们看下面的汇编代码，将1给到r3，将y给到r2，将x给到r1，末了将ptDevice给到r0，之后执行BLX跳转指令，进入到该函数中。
Banked R13: 两个堆栈指针
Cortex‐M3 拥有两个堆栈指针，然而它们是 banked，因此任一时刻只能利用此中的一个。
- 主堆栈指针（MSP）：复位后缺省利用的堆栈指针，用于操纵系统内核以及异常处理例程（包罗中断服务例程）
- 进程堆栈指针（PSP）：由用户的应用步伐代码利用。
如下图，在STM32 F103芯片中，我们能看到这两个SP寄存器。之后我会单独出一章解说MSP和PSP利用的场景，这里不做细讲。
堆栈指针的最低两位永远是 0，这意味着堆栈总是 4 字节对齐的。
在 ARM 编程范畴中，凡是打断步伐次序执行的事件，都被称为异常(exception)。除了外部中断外，当有指令执行了“非法操纵”，大概访问被禁的内存区间，因各种错误产生的 fault，以及不可屏蔽中断发生时，都会打断步伐的执行，这些环境统称为异常。在不严酷的上下文中，异常与中断也可以混用。另外，步伐代码也可以主动请求进入异常状态的（常用于系统调用）。
R14：连接寄存器（LR）
当呼叫一个子步伐时，由 R14 存储返回地点。
不像大多数别的处理器，ARM 为了淘汰访问内存的次数（访问内存的操纵往往要 3 个以上指令周期，带 MMU和 cache 的就更加不确定了），把返回地点直接存储在寄存器中。这样足以使很多只有 1 级子步伐调用的代码无需访问内存（堆栈内存），从而进步了子步伐调用的效率。如果多于 1 级，则需要把前一级的 R14 值压到堆栈里。在 ARM上编程时，应尽量只利用寄存器保存中央效果，迫不得以时才访问内存。在 RISC 处理器中，为了夸大访内操纵越过了处理器的界限，并且带来了对性能的不利影响，给它取了一个专业的术语：溅出。
下面我们也再看一个例子，如下图所示，在我们调用函数的时候，会将函数执行完返回下一行指令存储在R14寄存器中，当执行完该函数后，就跳转回R14寄存器，即该函数执行完的下一行代码。执行完该跳转指令后的下一行指令的地点是0x08001CA6，此时将0x08001CA6的值存储在R14寄存器中，等待函数执行完，返回。由于Cortex M利用的是Thumb指令，地点跳转的指令需要加1，即08001CA7存储在R14寄存器中。
R15：步伐计数寄存器–PC
指向当前的步伐地点。如果修改它的值，就能改变步伐的执行流。
实在就是步伐跑到了哪里，R15就执行哪里，如下图所示。
特殊功能寄存器
Cortex‐M3 还在内核水平上搭载了多少特殊功能寄存器，包罗步伐状态字寄存器组（PSRs）中断屏蔽寄存器组（PRIMASK, FAULTMASK, BASEPRI）控制寄存器（CONTROL）
下图我们先容一下STM32 F103的特殊寄存器，当我们执行CMP，BLE，CBZ等等这些汇编代码时，这些代码执行完都会影响状态寄存器xPSR中的值，给后续汇编代码执行其他跳转、比较大概其他汇编指令的时候提供条件判定。
下面我们就用一张STM32F1xx系列的Cortex M3的芯片将上面的核寄存器的图片举行总结：
三、总结
Cortex-M3通过架构级优化（哈佛总线、Thumb-2指令集）与系统级增强（MPU、NVIC），在性能与功耗之间实现平衡。其完善的调试生态（Keil MDK、IAR Embedded Workbench支持）进一步降低开辟门槛，成为中高端嵌入式应用的经典选择。后续的Cortex-M4/M7等系列虽在DSP/浮点性能上强化，但M3仍凭借性价比占据告急市场职位。后续我会分享更多有关嵌入式和ARM内核方面的知识，希望各人多多关注。
扩展阅读发起
- ARMv7-M架构手册（了解指令集细节）
- 《Cortex-M3权势巨子指南》（Joseph Yiu著）
- CMSIS尺度库应用（同一外设驱动接口）
免责声明：如果侵犯了您的权益，请联系站长，我们会及时删除侵权内容，谢谢合作！更多信息从访问主页：qidao123.com:ToB企服之家，中国第一个企服评测及商务社交产业平台。 |
